联系信息

IGBT(绝缘栅双晶体管)同时具有单器件和双器件的优点，驱动电路简单，电路功耗和成本低，通态压降低，器件自身损耗小，在几十千赫压中大电流器件中处于垄断地位，促进电力电子频时代的到来。在IGBT制造工艺过程中，扩散是在光刻掩膜开窗口后进行，p-n结中间近似于平面结，而在边角处，在Si-SiO₂的界面附近，由于氧化层中带正电荷会吸引电子在Si表面集中导致Si表面N型区表面浓度升，进而导致耗尽层在表面处相比于变窄，p-n结发生弯曲，电场强度比体内，发生击穿，使得器件实际击穿电压只有理想情况的1～3。而且平面工艺使表面产生的缺陷和离子沾污降低了表面区域的临界击穿电场，因此必须采取的终端对表面电场进行优化，以达到提表面击穿电压的目的。已开发的终端结构有电场环(FLR )、场板、结终端扩展等，这些结构实际上起到将主结耗尽区向外展的作用，zui终提击穿电压。其中场板结构因其可以采用常规工艺实现、终端面积小及对界面电荷不是很敏感等优点，是一种常被采用的结构。但是如果结构设计不合理，在场板边缘形成过的表面电场从而发生击穿。
  文中基于现有工艺平台提出一个IGBT多场板终端结构，该结构终端面积小，对界面电荷不敏感，可使场板下硅表面电场均匀分布，并从工艺上做了改进，降低对工艺的要求。将此终端用在1200V NPT Planer IGBT结构上进行流片验证,击穿电压可达1300V以上。
 
  1.场板终端结构设计
  1.1 简单场板结构
  简单的场板结构见图1，由结接触的金属层延伸过P+N结覆盖在氧化层上形成。在场板的下方会形成耗尽层，一直延伸到场板结束的边沿，场板下耗尽层可以把主结弯曲处的电场分散到场板处，减少主结弯曲处的电场集中。
  在场板结构中，场板在氧化层上的覆盖长度L_FP对击穿电压比较敏感。L. E. Clark等在实验中得出: 当场板覆盖较小时，击穿电压随场板长度的增加而增加，但是当增加到倍数时不再明显增加。

图1 场板结构及特

 
　在场板除边缘地方外，在氧化层电荷为0，平带电压可以忽略的情况下，氧化层电场类似于MOS电容，终端击穿电压是硅表面耐压和氧化层耐压之和，见公式(1)。在公式(1)中，前一个加数是硅表面的耐压，主要取决于衬底浓度N_B；后一个加数是氧化层耐压；€_Si、€_ox分别是硅和氧化层的介电常数；E_C，PP是硅的临界击穿场强；to_x是氧化层厚度，氧化层厚度增加，氧化层耐压增大，进而提整个终端结构的耐压。

  在场板的边缘部分，一维分析不再适用，Con-ti等人的二维仿真结果表明场板边缘的电场分布相当于一个柱面结，电场在此处集中。柱面结结深取决于硅和氧化层介电常数比和氧化层的厚度,见公式(2)，可见氧化层越厚，曲率半径越大，越分散电场强度。但是他们同时也指出在靠近主结的部分氧化层越薄越有利于降低主结的电场。

  根据上述分析，若要得到场板下硅表面电场的平坦分布，场板结构应采用氧化层厚度由主结向外逐渐变厚的斜坡形，这个说法Grandi也曾提到过。但是简单场板的氧化层厚度是均匀的，无法均衡场板下的表面电场分布，如果厚度过薄会在场板边缘形成电场集中，如果厚度过厚会在主结处形成电场集中。
 
  1.2 多场板结构
  因为斜坡形场板结构在工艺上不实现，一般采用阶梯型多场板结构。在多场板结构中zui薄弱的是多场板的边缘处，每场板的边缘处都相当于一个柱面结，比较形成电场集中。在实际的仿真过程中发现在每场板边缘下方均有表面电场，Wolfgang[提出通过合理设计各场板的长度和厚度可以适当减低表面电场的。由于实际工艺的有些优化的结构现阶段的工艺未必能实现，除此之外还要考虑终端效率。文中即是基于现有工艺平台设计的一个多场板终端结构[图2(a)]，每场板的厚度现有工艺平台都可实现，然后根据厚度设计每场板的度。仿真结果显示，在*个台阶边缘下方表面电场强度zui300kV/cm，见图3中实线，达到了硅的临界击穿电场强度，电场zui先在这个地方击穿。为了解决这个问题，采取牺牲有源区zui外围元胞，在有源区zui外围元胞和多场板之间加一个P-Ring环[图2(b)]，通过合理设计P-Ring位置和结深，可使*个台阶边缘下方的表面电场强度降低(图3中的虚线)，分析认为添加了P-Ring环使得*个台阶处的耗尽层曲率半径变大,减弱了电场的集中。

图2 多场板终端结构	图3 多场板下硅表面电场分布

 
  提取工作电压(1200V)下的电流线分布[图4(a)]及击穿电压下的电流线分布[图4(b)]可以看
到，在工作电压下，电流线分布比较均匀，击穿电压下，电流线在第四个台阶电结束的地方集中，说明IGBT会在此处击穿。
  从截取的电势分布图(图5)可以看出，多场板主要靠第四台阶氧化层耐压，增加第四台阶氧化层厚度，IGBT耐压值确有提，见表1，考虑到现阶段工艺的可行及材料的表面应力，其厚度不宜继续增加。

图4 多场板终端结构电流分布	图5 多场板终端结构表面电势分布

 
  选用多场板终端结构第四台阶氧化层厚度为7.8 μm的结构进行界面电荷的仿真拉偏，当界面电荷由Qs= 5e¹⁰cm^-2变到Qs= 5e¹¹cm^-2时，击穿电压降低15V，对界面电荷不敏感，见表2。

表1 不同厚度氧化层耐压比较

表2 界面电荷密度对击穿电压的影响

 
  1.3 多场板结构的工艺实现
  多场板终端工艺结合IGBT元胞工艺同时进行，大体流程如下: 硅片清洗→P-Ring光刻、注入→场氧生长、刻蚀→多晶生长、刻蚀、P阱注入、NSD注入→USG、BPSG、SiOxNy生长、厚氧层生长和刻蚀→孔刻蚀→金属刻蚀→钝化刻蚀。
  值得一提的是，多场板结构中第四台阶氧化层厚度在腐蚀工艺过程中不，如果不当会影响器件耐压。文中解决方法是在淀积第四台阶氧化层之前先淀积一薄层SiOxNy层，工艺上SiOxNy层可以作为腐蚀阻挡层，降低对工艺的要求，操作简单；其次由于SiOxNy具有良好的致密，有较强的阻止外部杂质离子侵入的能力，可以提器件的稳定，。
 
  2. 流片验证
  将此终端应用在1200V NPT Planer IGBT结构上进行流片验证，根据仿真结果，多场板终端第四台阶氧化层厚度确定为7.3μm、7.8μm 两种方案，每种方案封装180只单管进行测试，流片结果(图6)显示这两种方案击穿电压均在1300V以上。其中第四台阶氧化层厚度为7.8 μm 的方案，击穿电压在1370V附近；第四台阶氧化层厚度为7.3μm的方案，击穿电压在1320V附近。得出的趋势和仿真值是一致的，但是实际流片数据均比器件仿真值约60V，考虑到仿真设置的工艺参数和实际工艺参数之间有误差，这个差异是可以理解的。

图6 含多场板终端结构NPT Planer IGBT流片击穿电压

 
  3. 结论
  基于现有工艺平台提出一个IGBT多场板终端结构，在有源区zui外围元胞和场板之间加一个P-Ring环，可以降低*场板边缘下的电场强度,使场板下硅表面电场平坦分布。改变第四场板氧化层厚度，可以调整IGBT击穿电压值。从工艺上做了改进，在淀积第四台阶氧化层之前先淀积一薄层SiOxNy薄膜作为腐蚀阻挡层，可降低对工艺的要求，同时提器件。多场板终端结构可以阻止器件表面电荷进入硅表面改变硅表面电势，提器件的稳定和。将此终端用在1200V NPT Planer IGBT结构上进行流片验证，击穿电压可达1300V以上。